

# PATENT ABSTRACTS OF JAPAN

(11)Publication number : 03-218070

(43)Date of publication of application : 25.09.1991

(51)Int.Cl.

H01L 29/784

(21)Application number : 02-013203

(71)Applicant : NEW JAPAN RADIO CO LTD

(22)Date of filing : 23.01.1990


(72)Inventor : OGURA MAKOTO

## (54) MOSFET

### (57)Abstract:

PURPOSE: To make it possible to set arbitrarily input/output characteristics by a method wherein a plurality of threshold values are given to a channel region.

CONSTITUTION: Channel regions 31 to 36, whose threshold values are different from one another, are formed within a P-type channel region between an N-type source region 1 and a drain region 2 in such a way as to divide into 6 in the direction to intersect orthogonally to the direction of the channel region. A gate electrode 4 is disposed on the upper surfaces of the regions 31 to 36 via an oxide film in such a way as to cover all of the regions 31 to 36. Differences between the threshold values of the regions 31 to 36 are respectively set in such a way as to make the amounts of ion-implantation differ from one another.



## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

**BEST AVAILABLE COPY**

Copyright (C); 1998,2003 Japan Patent Office

## ⑫ 公開特許公報(A) 平3-218070

⑤ Int. Cl.<sup>5</sup>

識別記号

庁内整理番号

⑬ 公開 平成3年(1991)9月25日

H 01 L 29/784

8422-5F

H 01 L 29/78

3 0 1 H

審査請求 未請求 請求項の数 1 (全4頁)

⑭ 発明の名称 MOSFET

⑮ 特 願 平2-13203

⑯ 出 願 平2(1990)1月23日

⑰ 発 明 者 小 倉 良 埼玉県上福岡市福岡2丁目1番1号 新日本無線株式会社  
川越製作所内

⑱ 出 願 人 新日本無線株式会社 東京都港区虎ノ門1丁目22番14号

⑲ 代 理 人 弁理士 長尾 常明

## 明 細 書

## 1. 発明の名称

MOSFET

## 2. 特許請求の範囲

(1). ソース領域とドレイン領域の間に形成されるチャンネル領域を閾値の異なる複数の領域で形成したことを特徴とするMOSFET。

(2). 上記複数の領域をイオン注入量を異ならせた領域としたことを特徴とする特許請求の範囲第1項記載のMOSFET。

## 3. 発明の詳細な説明

(産業上の利用分野)

本発明は、複数の閾値を有するMOSFETに関する。

(従来技術)

従来のMOSFETは、半導体基板の上に所定長離間するようにその基板と反対の極性のソース領域とドレイン領域を形成し、そのソース領域とドレイン領域の間の上部分に絶縁物(酸化膜)を介してゲート電極を設け、更にソース領域にソー

ス電極を、ドレイン領域にドレイン電極を設けたものであり、例えばnチャンネルエンハンスメント形(ノーマリオフ形)では、半導体基板がp形、ソース領域とドレイン領域が高濃度のn形で形成される。そして、ソース電極とドレイン電極との間にドレイン電極を正とする電圧を印加して、ゲート電極とソース電極との間にゲート電極側を正とするゲート電圧を印加すると、そのゲート電圧が所定値(閾値)を越えるとドレイン電流が流れ始め、ゲート電圧の変化をドレイン電流の変化として取り出すことができる。

(発明が解決しようとする課題)

ところが、このMOSFETは、単一素子であり、入出力特性は1個の閾値に基づく特性に限定されていた。

本発明の目的は、任意の入出力特性を実現できるようにしたMOSFETを提供することである。

(課題を解決するための手段)

このために本発明のMOSFETは、ソース領域とドレイン領域の間に形成されるチャンネル領

域を閾値の異なる複数の領域で形成した。

(実施例)

以下、本発明の実施例について説明する。第1図はその一実施例のnチャンネルエンハンスメント形のMOSFETの上面図である。この図では基板部分のみを示している。1はn形のソース領域、2はn形のドレイン領域であり、そのソース領域1とドレイン領域2の間のp形のチャンネル領域にそのチャンネル領域の方向と直交する方向に6分割するように6個の異なる閾値のチャンネル領域31~36を形成している。そして、このチャンネル領域31~36の全てを覆うように、その上面に酸化膜(図示せず)を介して、ゲート電極4を配備させている。5、6はチャンネルストッパである。チャンネル領域31~36の閾値に差を設けるには、例えばそこへのイオン注入量を異ならせて行う。

従って、この第1図のMOSFETの等価回路は第2図に示すような回路となる。Q1は閾値が $V_{T1}$ のFET、Q2は閾値が $V_{T2}$ のFET、Q3

は閾値が $V_{T3}$ のFET、Q4は閾値が $V_{T4}$ のFET、Q5は閾値が $V_{T5}$ のFET、Q6は閾値が $V_{T6}$ のFETであり、これらのドレイン、ソース、ゲートが共通接続されたものとなる。ここで閾値について、 $V_{T1} < V_{T2} < V_{T3} < V_{T4} < V_{T5} < V_{T6}$ とする。

第3図はこのMOSFETの電流電圧特性を示す図である。 $V_{GS}$ はゲートとソース間に印加するゲート電圧、 $I_D$ はドレイン電流である。また $I_{D1} \sim I_{D6}$ は各々FET Q1~Q6のドレイン電流である。

このMOSFETでは、第4図(a)に示すようなゲート電圧 $V_{GS}$ を印加すると、同図(b)に示すような特性のドレイン電流 $I_D$ を得ることができる。ここで、第4図(b)における時間 $T_0$ の間はゲート電圧 $V_{GS}$ が $V_{T1}$ 未満であるので、ドレイン電流 $I_D$ は流れないが、時間 $T_1$ では $V_{T1} \leq V_{GS} < V_{T2}$ であるので、ドレイン電流 $I_{D1}$ が流れる。次に、時間 $T_2$ では $V_{T2} \leq V_{GS} < V_{T3}$ であるので、ドレイン電流は $I_{D1} + I_{D2}$ となる。更に、時間 $T_3$ では

$V_{T3} \leq V_{GS} < V_{T4}$ であるので、ドレイン電流は $I_{D1} + I_{D2} + I_{D3}$ となる。更に、時間 $T_4$ では $V_{T4} \leq V_{GS} < V_{T5}$ であるので、ドレイン電流は $I_{D1} + I_{D2} + I_{D3} + I_{D4}$ となる。更に、時間 $T_5$ では $V_{T5} \leq V_{GS} < V_{T6}$ であるので、ドレイン電流は $I_{D1} + I_{D2} + I_{D3} + I_{D4} + I_{D5}$ となる。

このようにゲート電圧が次の閾値を越える毎にドレイン電流が段階的に増大していくので、ゲート電圧が時間に比例して変化する特性の電圧であっても、これを二次関数的に変化する特性の出力に変換させることができる。よって、例えば関数変換回路として使用できる。

なお、以上はチャンネルをチャンネルの方向と直交する方向に複数個に分割した例であるが、チャンネルの方向に複数のチャンネルをシリーズに接続した構成にすることもできる。例えば第5図に示すように、異なった閾値のチャンネル71、72をソース領域1とドレイン領域2の間にシリーズ接続することもできる。

この場合は、ゲート電圧が閾値電圧の高い方の

チャンネルの電圧を越えると始めて全チャンネルが導通する。従って、閾値電圧の低い方のチャンネル部分が耐圧向上に役立ち、またチャンネル全域をその高い方向の閾値に設定した場合に比較して相互コンダクタンスを大きくすることができる。

また、以上の実施例ではエンハンスメント形(ノーマルオフ形)について説明したがデプレッション形(ノーマリオン)についても同様に実施できることは勿論である。

(発明の効果)

以上から本発明のMOSFETによれば、複数の閾値をチャンネル領域に持たせたので、そのチャンネル領域の数と閾値の設定如何により、任意の入出力特性を持たせることができるという利点がある。

4. 図面の簡単な説明


第1図は本発明の一実施例のMOSFETの概略平面図、第2図はそのMOSFETの等価回路図、第3図はそのMOSFETの電圧電流特性図、第4図(a)はゲート電圧特性図、(b)は(a)のゲート電

## 第 1 図


圧を印加したときのドレイン電流の特性図、第5図は別の実施例のMOSFETの概略平面図である。

1…ソース領域、2…ドレイン領域、31~36…チャンネル領域、4…ゲート電極、5、6…チャンネルストッパ、71、72…チャンネル領域。


代理人 弁理士 長 尾 常 明




## 第 2 図




## 第 3 図



## 第 4 図



## 第 5 図



# 手 続 補 正 書 (方式)

特許庁長官 吉 田 文 毅 殿

平成2年5月12日

1. 事件の表示

平成2年特許願第013203号

2. 発明の名称

MOSFET

3. 補正をする者

事件との関係 特許出願人

住 所 東京都港区虎ノ門一丁目22番14号

名 称 新日本無線株式会社

4. 代 理 人

住 所 〒104 東京都中央区銀座4丁目12番1号  
ミズホ第一ビル3階 ☎ 03-545-8150

氏 名 (8319) 弁理士 長 尾 常 明

5. 補正指令の日付 平成2年4月24日(発送日)

6. 補正により増加する請求項の数 0

7. 補正の対象 明細書の図面の簡単な説明の欄

8. 補正の内容 明細書第6頁第20行~第7頁第1行の  
「第4図…特性図」を「第4図はゲート電  
圧とドレイン電流の特性図」に訂正する。

